삼성전자, 3진법 반도체 기술 개발에 한 발짝

삼성미래기술육성사업 ‘2019 애뉴얼 포럼’ 개최

성상영 기자 | 기사입력 2019/11/29 [10:58]

삼성전자, 3진법 반도체 기술 개발에 한 발짝

삼성미래기술육성사업 ‘2019 애뉴얼 포럼’ 개최

성상영 기자 | 입력 : 2019/11/29 [10:58]

2진법 한계 뛰어넘는 3진법 반도체

연구진들, 소재·ICT 연구성과 공유

 

반도체의 성능과 효율성을 획기적으로 높여줄 3진법 반도체 개발을 위한 연구가 속도를 내고 있다. 3진법 반도체는 지금의 2진법 반도체보다 소비전력이 월등히 적고, 크기도 더 작게 만들 수 있으면서 처리 속도는 빠르다.

 

박진홍 성균관대 교수는 29일 서울 서초구 삼성 서울R&D캠퍼스에서 열린 ‘2019 애뉴얼 포럼에 참석해 연구성과를 발표했다. 박 교수는 반도체 성능을 지속적으로 향상시키는 데 있어 중요한 장애 요인 중 하나인 발열, 누설 전류 등의 문제를 해결할 수 있는 3진법 반도체 기술 개발 현황과 전망을 소개했다.

 

오늘날 쓰이는 반도체는 2진법 기반으로 01로 정보를 처리한다. 2진법 체계에서는 숫자 128‘10000000’으로 표기해 8자리(8비트)가 필요하다. 숫자의 자리마다 일종의 스위치를 켰다(ON) 끄는(OFF) 식으로 정보를 입력한다고 보면 된다. 이렇게 되면 대용량의 데이터를 처리하는 데 필요한 공간이 많고, 소모 전력도 크다.

 

 

이 문제를 해결하기 위해 3진법를 비롯한 다진법 반도체가 개발 중이다. 3진법 체계에서는 0, 1, 2 세 가지 숫자로 정보를 담아내기 때문에 2진법보다 여러 측면에서 이점이 있다. 2진법에서 예로 들었던 128의 경우 3진법으로 표기하면 ‘11202’5자리(5트리트)만 사용한다.

 

지금까지는 2진법 체계에서 반도체 소자의 크기를 줄여 집적도를 높이는 방식으로 성능을 높여왔다. 하지만 인공지능(AI)과 이를 활용한 자율주행차, 사물인터넷(IoT) 등 처리해야 할 데이터가 방대해지면 물리적 한계에 봉착할 수밖에 없다. 양자역학에서 터널링이라고 부르는 전류의 누설 현상 때문에 더 많은 전기를 쓰게 된다. 전류 손실이 발생하면 열도 많이 발생한다. 3진법, 또는 그 이상의 연산체계의 반도체 개발은 기술 한계를 넘어서는 일로 평가된다.

 

우리나라에서는 박진홍 교수가 3진법 반도체 개발을 진행 중이다. 울산과학기술원(UNIST)의 김경록 교수도 관련 연구를 진행하고 있다. 김 교수는 3진법으로 구동하는 시모스(CMOS·상보성금속산화막반도체)를 개발해 누설 전류를 역으로 활용한 3진법 반도체 기술을 구현한 바 있다.

 

삼성전자는 이날 애뉴얼 포럼을 통해 3진법 반도체 기술 개발을 비롯한 58개 연구 과제를 공유했다. 박진홍 교수의 연구 외에도 최승문 포스텍 교수의 시·청각, 촉각 등 인간의 5감을 구현할 수 있는 차세대 가상현실(VR) 기술 개발 현황이 발표됐다. 음두찬 삼성전자 미래기술육성센터장은 연구 과정에서 부딪힐 수밖에 없는 어려움과 고민을 해결하는 데 도움이 되고자 이번 행사를 마련했으며, 연구자들을 위한 다양한 연구 지원 방안을 검토하고 있다고 밝혔다.

 

삼성전자는 지난 2013년부터 삼성미래기술육성재단과 미래기술육성센터를 통해 기초과학·소재기술·정보통신(ICT)·창의과제 분야에 10년간 15천억원을 지원하고 있다. 지금까지 560건의 연구 과제가 선정됐으며, 7182억원이 지원됐다.

 

문화저널21 성상영 기자

닉네임 패스워드 도배방지 숫자 입력
내용
기사 내용과 관련이 없는 글, 욕설을 사용하는 등 타인의 명예를 훼손하는 글은 관리자에 의해 예고 없이 임의 삭제될 수 있으므로 주의하시기 바랍니다.
 
광고
광고
광고
광고